以上为北京时间。链接检查不代表仍在招聘,申请前请以招聘官网为准。
按这个岗位的城市和方向提醒,确认后才开启,可选择每日或每周。
该职位负责为Cadence仿真/原型平台(Palladium、Protium)设计并开发系统级AVIP解决方案,集成加速验证IP环境进行复杂SoC及子系统验证。要求精通PCIe、CXL等高速协议,具备SystemVerilog/Verilog RTL设计与C/C++开发能力,有仿真平台使用经验优先。
Key Responsibilities
Required Qualifications
Preferred Qualifications
Soft Skills
软件和信息技术服务业